1.引(yǐn)言

在許(xǔ)多現代(dai)化的工(gong)業生産(chǎn)如冶金(jin)、電力等(děng)，實現對(dui)溫度的(de)精度🔱控(kong)制至關(guān)重要的(de)，不僅直(zhi)接影響(xiang)着産品(pǐn)的質量(liàng)，而且還(hái)關系到(dao)📐生産安(an)全、能源(yuán)節約等(děng)一系列(lie)重🐅大經(jīng)濟指标(biāo)。

PID控制由(you)于其魯(lǔ)棒性好(hao)，可靠性(xìng)高，在常(cháng)規的溫(wēn)度控制(zhi)👣中應用(yòng)👈非常廣(guang)泛。目前(qian)工程的(de)實際應(yīng)用中，大(dà)多數模(mo)糊PID控制(zhi)器都利(lì)用單片(piàn)機軟件(jian)編程來(lai)實現，然(rán)而單片(piàn)機的指(zhi)令是按(an)順序執(zhí)行的，實(shi)時性不(bu)強，加上(shang)軟件實(shi)現容易(yì)受外界(jie)的幹擾(rao)，抗幹擾(rǎo)性能力(lì)差👣，對于(yú)實時性(xing)要求很(hen)高和外(wài)界幹擾(rǎo)比較嚴(yán)重的系(xi)統不太(tài)适宜。本(běn)文選取(qu)FPGA(現場可(kě)編程門(mén)陣列)作(zuo)🚩爲系統(tong)的主控(kòng)制芯片(piàn)，FPGA所有的(de)信号都(dōu)是時鍾(zhong)驅動的(de)，對于程(chéng)序的執(zhí)行具有(you)并行運(yùn)算的能(neng)力，顯著(zhe)的提高(gao)了系統(tong)控制的(de)實時性(xìng)，在FPGA内部(bu)🧑🏽‍🤝‍🧑🏻硬件實(shi)現還可(kě)📞以防止(zhi)像單片(piàn)機程序(xu)一樣，在(zai)🈲惡劣的(de)環境條(tiao)件下發(fā)生程序(xù)跑飛的(de)問題。尤(yóu)其是✍️現(xiàn)在FPGA器件(jiàn)有越來(lái)越多的(de)🐉參考設(she)計方案(àn)以及IP(知(zhi)識産權(quan))核心庫(kù)方面的(de)支持。利(lì)用FPGA設計(ji)的PID控制(zhì)器一方(fāng)面可以(yǐ)👄将實現(xian)PID算法的(de)模🈲塊單(dān)獨作爲(wèi)控制模(mó)塊來使(shǐ)用，直接(jiē)👈去實現(xiàn)對控制(zhì)對象的(de)調節，另(ling)一方♉面(miàn)，基于FPGA的(de)PID控制算(suan)法也可(ke)以将其(qí)作爲系(xì)統内的(de)IP核，以便(bian)在多路(lù)或複雜(zá)🚶‍♀️的系統(tong)上直接(jiē)調用，加(jia)快研發(fa)設計速(su)度。

2.PID算法(fǎ)分析

2.1 離(li)散PID算法(fa)

PID控制系(xì)統是一(yī)個簡單(dan)的閉環(huan)系統，如(rú)圖1所示(shì)，PID系統框(kuang)圖中，整(zhěng)個系統(tong)主要包(bāo)括比較(jiao)器、PID控制(zhì)器和控(kong)制對象(xiang)，其中💋PID包(bao)括三個(gè)環節，即(jí)比例、積(ji)分和微(wēi)分。

圖1 PID系統(tǒng)框圖

圖(tu)1中的r(t)作(zuò)爲系統(tǒng)的給定(ding)值，y(t)作爲(wèi)系統的(de)輸出值(zhí)，e(t)是給📐定(ding)值與輸(shū)出值的(de)偏差，所(suo)以系統(tǒng)的偏差(chà)可以求(qiu)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wei)控制系(xi)統中的(de)中間便(bian)量，既是(shì)偏差e(t)通(tōng)過PID控制(zhì)📧算法處(chù)理後的(de)輸出量(liang)，又是被(bei)控對象(xiang)的輸入(ru)量，因此(cǐ)模拟PID控(kòng)制器的(de)控制規(guī)律爲：

其(qí)中，K_P 爲模(mó)拟控制(zhì)器的比(bǐ)例增益(yi)，T_I 爲模拟(ni)控制器(qi)的積分(fen)時間常(chang)數，T_D 爲模(mo)拟控制(zhi)器的微(wei)分時間(jiān)常數。